PCB设计中单板上时钟需要注意的事项

标签:PCB布线
分享到:

布局
 
时钟晶体和相关电路应布置在PCB的中央位置并且要有良好的地层,而不是靠近I/O接口处。不可将时钟产生电路做成子卡或者子板的形式,必须做在单独的时钟板上或者承载板上。
 
如下图所示,绿色框中部分下一层最好不要走线
 
6814fb35efa338f713e68d8fb8a10d4b
 
 
在PCB时钟电路区域只布与时钟电路有关的器件,避免布设其他电路,晶体附近或者下面不要布其他信号线:在时钟发生电路、晶体下使用地平面,若其他信号穿过该平面,违反了映像平面功能,如果让信号穿越这个地平面的话,就会存在很小的地环路并影响地平面的连续性,这些地环路在高频时将会产生问题。
 
对于时钟晶体、时钟电路,可以采用屏蔽措施进行屏蔽处理;
 
若时钟外壳为金属,则PCB设计时一定要在晶体下方铺铜,并保证此部分与完整的地平面有良好的电气连接(通过多孔接地)。
 
时钟晶体下面铺地的好处:
 
晶体振荡器内部的电路会产生射频电流,如果晶体是金属外壳封装的,直流电源脚是直流电压参考和晶体内部射频电流回路参考的依靠,通过地平面释放外壳被射频辐射产生的瞬态电流。总之,金属外壳是一个单端天线,最近的映像层、地平面层有时两层或者更多层做为射频电流对地的辐射耦合作用是足够的。晶体下铺地对散热也是有好处的。时钟电路和晶体下铺地将提供一个映像平面,可以降低对相关晶体和时钟电路产生共模电流,从而降低射频辐射,地平面对差模射频电流同样有吸收作用,这个平面必须通过多点连接到完整的地平面上,并要求通过多个过孔,这样可以提供低的阻抗,为增强这个地平面的效果,时钟发生电路应该与这个地平面靠近。
 
共用时钟走线
 
对快速上升沿信号及时钟信号采用辐射状拓扑连接好于采用单个公共驱动源的网络串接,每个走线应该根据其特性阻抗采取端接措施来布线。
 
时钟传输线要求及PCB分层
 
时钟走线原则:在紧邻时钟走线层安排完整的映像平面层,减小走线的长度并进行阻抗控制。
 
错误的跨层走线和阻抗不匹配会导致:
 
走线使用过孔和跳转导致映像回路的不完整性;
 
映像平面上由于器件信号管脚上电压随着信号的变化而变化产生的浪涌电压;
 
如果走线没有考虑3W原则的话,不同时钟信号会引起串扰;
 
时钟信号的布线
 
时钟线一定要走在多层PCB板的内层。并且一定要走带状线;如果要走在外层,只能走微带线。
 
走在内层能保证完整的映像平面,它可以提供一个低阻抗射频传输路径,并产生磁通量,以抵消它们的源传输线的磁通量,源和返回路径的距离越近,则消磁就越好。由于增强了消磁能力,高密PCB板的每个完整平面映像层可提供6-8dB的抑制。
 
时钟布多层板的好处:有一层或者多层可以专门用于完整的电源和地平面,可以设计成好的去藕系统,减小地环路的面积,降低了差模辐射,减小了EMI,减小了信号和电源返回路径的阻抗水平,可以保持全程走线阻抗的一致性,减小了邻近走线间的串扰等。

 

继续阅读
PCB设计容易掉坑?先避免这10个易错点

用填充块画焊盘在设计线路时能够通过DRC检查,但对于加工是不行,因此类焊盘不能直接生成阻焊数据,在上阻焊剂时,该填充块区域将被阻焊剂覆盖,导致器件焊装困难。

PCB布线中三种特殊的走线技巧

走线的好坏将直接影响到整个系统的性能,大多数高速的设计理论也要最终经过Layout得以实现并验证,由此可见,布线在高速PCB设计中是至关重要的。

在硬件设计中,PCB到底有多重要?

多年来,PCB似乎在电子工程领域被「降级」,成了只在幕后默默付出的无名英雄,经理们认为PCB布线是微不足道的制造问题,并非设计工程师需要关心的;但随着数字电路变得越来越快,以及RF电路也被放进PCB,电路板在很多设计中变成了限制因素,计算机辅助设计(CAD)工具虽然能帮助工程师设计电路板,但CAD的自动绕线功能通常会带来更多问题…

PCB线路板导通孔为什么必须塞孔?

随着电子产品向“轻、薄、短、小”方向发展,PCB也向高密度、高难度发展,因此出现大量SMT、BGA的PCB,而客户在贴装元器件时要求塞孔,到底有哪些用处呢?

详细探讨IC对EMI控制的影响

在考虑EMI控制时,设计工程师及PCB板级设计工程师首先应该考虑IC芯片的选择。集成电路的某些特征如封装类型、偏置电压和芯片的:工艺技术(例如CMoS、ECI)等都对电磁干扰有很大的影响。下面将着重探讨IC对EMI控制的影响。

©2018 Microchip Corporation
facebook google plus twitter linkedin youku weibo rss